|
|
Ага, а если у меня например оба процессора будут выполнять критический код в этот момент? Я уже думал о подобном соединении, только ожидание освобождения шины с последующим доступом к ней - довольно длительная операция, при этом простаивают оба процессора. Мне нужно, чтобы один из процессоров передавал данные, не особо вмешиваясь в работу другого (если не считать конечно прерывание), более того, по моей задумке, ни один из процессоров не может непосредственно получать доступ в адресное пространство другого. Поэтому я и спрашиваю о подобном контроллере - он должен содержать в себе порты ввода/вывода, которые были бы отображиены в адресных пространствах обоих процессоров. Во как!
E-mail: 
info@telesys.ru
