Нда
(«Телесистемы»: Конференция «Микроконтроллеры и их применение»)
|
Отправлено
undefined 11 февраля 2003 г. 16:20
В ответ на: Измерил отправлено
-=Shura=- 11 февраля 2003 г. 16:02
|
|
|
|
Пошел искать, куда еще 30 мкА подевал.
ЗЫ. А PLL все же нету. Из доки на F41x FLL+:
Variation between MCLK/SMCLK clock periods can be approximately 10% due to the modulator mixing of DCO taps, while the accumulated system clock error over longer time periods is zero.
Жаль.
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru