~40нс - период отгрузки данных в дисплей.
Для современной стиатицеской памяти совсем не много. Еще как минимум 20нс останеться для доступа ЦП.
Для формирования "красивой времянки" доступа к ОЗУ потребуется клок, около 100МГц унутри FPGA.
Распологаете возможностью?
Если ответ положительный, то делайте на статическом ОЗУ.