В-нт 1: Действительно PLL и такт ядра - утроенный
В-нт-2: Диаграмма условно показывает выполнение данных операций на максимальной тактовой частоте, и следующая операция выполняется по факту выполнения предыдущей (ну, примерно, как переносится бит в сдвиговом регистре). При меньшей частоте все эти три действия: Register Operands Fetch, ALU Operation Execute, Result Write Backбудут исполнены в окрестности фронта тактового сигнала (почти сразу за ним).

Вот такой может быть расклад. Как на самом деле - знают только разработчики.