Разработка, производство и продажа радиоэлектронной аппаратуры
|
Карта сайта
|
Пишите нам
|
В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:
jobsmp@pochta.ru
Телесистемы
|
Электроника
|
Конференция «Микроконтроллеры и их применение»
Запрет делается, как в 51. Только не ALL, а всех тех, кто меньше или равен приоритетом. А воз запрещение отдельного прерывания это не процессорово дело, а периферийного устройства. Т.е. нет регистра IMR
Отправлено
SM
25 января 2008 г. 14:00
В ответ на:
Ну, не знаю, делается ли запрет ALL автоматом при входе в (+)
отправлено <font color=gray>Quasy</font> 25 января 2008 г. 10:27
Составить ответ
|
Вернуться на конференцию
Ответы
A принудительный сброс (скрытой) логики прерываний без есть?
—
Quasy
(25.01.2008 15:00:6
80.243.9.34
,
пустое
)
А скрытой логики у прерывания нет :)
—
SM
(25.01.2008 15:03:2
80.92.255.53
,
пустое
)
Т.е, выйдя из прерывания командой RET, мы затем вновь сможем (+)
—
Quasy
(25.01.2008 15:07:11
80.243.9.34
, 59 байт)
Кстати о птичках. Вот что происходит в новейших ARMах (Cortex-M3) от STM :)
—
Dir
(25.01.2008 16:15:26
193.151.255.99
,
пустое
,
ссылка
)
IRET == POP PSW + POP,B RBANK + RET
—
SM
(25.01.2008 15:11:8
80.92.255.53
,
пустое
)
Я о приоритетах. В 51-м IRET разрешала прерывания этого же(+)
—
Quasy
(25.01.2008 15:26:32
80.243.9.34
, 630 байт)
У меня текущий приоритет процессора сидит в PSW (он стал 16-битным), и POP PSW как раз вернет текущий приоритет процессора в состояние как "до прерывания".
—
SM
(25.01.2008 15:29:32
80.92.255.53
,
пустое
)
Без IRET :)
—
Quasy
(25.01.2008 15:01:29
80.243.9.34
,
пустое
)
Отправка ответа
Имя*:
Пароль:
E-mail:
Тема*:
Сообщение:
Ссылка на URL:
URL изображения:
если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
введите число 89:
Перейти к списку ответов
|
Конференция
|
Раздел "Электроника"
|
Главная страница
|
Карта сайта
Web
telesys.ru