Без DSP это работать не будет. А ФПГА+ДСП без МК и ЦПЛД - как пиво без водки. Итого оптимальный вариант - МК+ЦПЛД+ДСП+ФПГА. Да, думаю он оптимален.

Отправлено -=ВН=- 30 июля 2007 г. 21:01
В ответ на: Не CPLD, а FPGA. 20*16=320 триггеров минимум. Ну и никаких мег - впихнуть в эту же FPGA ядро проца (nios-ii например), все остальное верно отправлено SM 30 июля 2007 г. 16:35

---