В кадре от стартого до стопового бита есть есче два бита бит адресации и бит четности. потом либо один либа два стоповых бита. Вопрос такой предвположим железка которая принимает данные не обрабатывает не бит четности не бит адресации. Вопрос такой они всегда в кадре должны присутствовать или же Железяка которая генерирует кадр по юарту выкидывает их и после восми бит идет сразу стоповый.(е сесено оба устройства знают что биты четности и адреса дофени или не дофени тода одна вставляет другая обрабатывает) Как положено по стандарту UART в FPGA запихнул и тут вот думаю толи выкидывать енти два бита при одной конфигурации и вставлять при другой. Или же они всегда присутствуют но либо обрабатываются или игнорируются. Зарание всем респект..