|
|
Правда адрес данные всегда раздельно, разные шины.
Один из вариантов. Проц., SDRAM, FPGA. SDRAM -125 MHz, FPGA-62.5
Шина данных. Условно так. Первый сегмент линия данных идет от процессора до SDRAM, примерно в его середине - резистор врезан. Второй сегмент от SDRAM до FPGA. Еще один резистор, тоже последовательный, у FPGA. Адреса (на FPGA их штук 6) звездой от процессора. У процессора, в обоих лучах звезды по резистору последовательному. В луче, идущем к FPGA, он больше.
Стробы - общие для SDRAM и FPGA аналогичной звездой. Индивидуальные -точка-точка, с последоват. согласующим резистором у исчточника сигнала, т.е у процессора. Подтяжки на что-то типа OE,CS, если они нужны, у приемника.По номиналам вышеуказанных согласующих резисторов.
Обычно волновое сопротивление линий типа микрополоска на плате из FR4, и без специальных извращений , составляет порядка 100 ом.
Выходное сопротивление источника сигнала можно прикинуть из IBIS моделей. Суммарное сопротивление - согласующий резистор+выходное источника должно быть=волновому линии. Обычно это труднновато тоочно сделать. Компромисс поэтому из разных соображений. Напримет таких - в быстрых цепях поменьше волнового делают (при этом колебания на фронтах возникают, если входное сопротивл. приемника больше волнового), а в медленных цепях - наоборот больше волнового (при этом затянутые фронты, если входное приемника больше волнового).
С колебаниями на фронтах - они должны быть в допуске, т.е. на сколько и как долго могут быть выбросы выше питания или ниже земли. Не всегда, но производители микросхем такую информацию указыают.
Есть пакет, HyperLynx, на нем достаточно удобно все это дело моделировать. Или считать вручную. Я так и так делал:-)
На счет выравнивания линий - оно обычно довольно грубо делается, чтобы в допуски попасть.
|
|
E-mail: 
info@telesys.ru
