|
|
Во сколько примерно обойдется разработка ( если заказывать у Вас ) на FPGA Xilinx следующей схемы:
- на вход FPGA поступают три потока 12-битовых данных ( A, B, C ) с тактовой частотой 60 Мгц. Внутри FPGA предполагаются 2 логических блока.
- на выходе 1-го логического блока FPGA должет быть поток 12-битовых данных ( D ) с тактовой частотой 60 Мгц, вычисляемый как арифметически-логическая функция от потоков A, B, C
- выход 1-го логического блока FPGA подается на вход 2-го логического блока FPGA, в котором 12-битовый поток данных ( D ) с тактовой частотой 60 Мгц подвергается воздействия нелинейного фильтра , АЧХ которого зависит от амплитуды сигнала в потоке D.
Возьметесь ли Вы за такую работу, сколько это будет стоить денег и сколько займет времени?
E-mail: 
info@telesys.ru
