[an error occurred while processing this directive]
VHDL -это более сторгий, чем Verilog, язык и софтом поддерживается лучше. Хотя обим им давно пора на свалку.
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
cms
30 декабря 2003 г. 15:07
В ответ на:
2 cms, а что вы предпочитаете для работы с VHDL (или/и Verilog) для PLD/FPGA?
отправлено Andy_P 30 декабря 2003 г. 14:58
http://fpga-faq.narod.ru/LanguageWhitePaper.pdf
Составить ответ
|||
Конференция
|||
Архив
Ответы
Ответ: Ну прочитал я эту статью и что? Чего мне не хватает в Верилоге для работы с кодом и последующей эмуляции в Альдеке( если не очень категорично говорить о Моделсиме , то самое мягкое пожелание на Новый Год авторам последнего - это засунуть его туда ,чем они его родили и еще немного поносить для исправления уродства)
—
Z
(30.12.2003 18:47,
пустое
)
Я спрашивал чем лично ВЫ пользуетесь. Какому HDL отдаете предпочтения?
—
Andy_P
(30.12.2003 15:18,
пустое
)
VHDL-ем.
—
cms
(30.12.2003 15:31,
пустое
)
Каким софтом пользуетесь?
—
Andy_P
(30.12.2003 16:38,
пустое
)
Quartus + MSim
—
cms
(08.01.2004 11:44,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru