[an error occurred while processing this directive]
|
Посмотрите в даташите параметры Tdclk2le и Tdclk2ioe. Например для EP1K10 время распространения сигнала CLK с клоковой ноги по дереву распределения до ячеек В/В более, чем на 2 нс превышает распространение от той же ноги по дереву к логическим элементам. Далее, чем толще кристалл, тем сильнее приближаются друг к другу эти времена. Так кто в общем-то не удивительно, что можно найти такое расположение логического элемента внутри матрицы, что с условием наиболее удачного прохождения сигнала по фастреку в IO элемент сигнал догонит/обгонит клок, распространяемый к IO триггерам.
E-mail: info@telesys.ru