Нах семейсва.... учим VHDL или Верилог, а когда выучим синтызим во все семейства подряд и выбираем самое дешевое ... («Телесистемы»: Конференция 'Программируемые логические схемы и их применение')

[an error occurred while processing this directive] Нах семейсва.... учим VHDL или Верилог, а когда выучим синтызим во все семейства подряд и выбираем самое дешевое ...

(«Телесистемы»: Конференция 'Программируемые логические схемы и их применение')

Отправлено -=Sergei=- 02 декабря 2003 г. 16:55
В ответ на: Ответ: Вот я и спрашиваю с какого семейства. Например проект на 20-30-40 логических корпусов? отправлено starmos 02 декабря 2003 г. 16:30

Составить ответ ||| Конференция ||| Архив

Ответы

Позволю себе с вами не согласиться. Все-таки матчасть надо знать. (+) — Злобный советчик (02.12.2003 17:04, 221 байт)
- Надо знать, не спорю. Но оно гораздо лучше усвоится когда уже что то "задышало" (+) — -=Sergei=- (02.12.2003 19:24, 149 байт)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru