Отправлено MegaVolt 02 декабря 2003 г. 14:23 В ответ на: Ответ: вопрос только в требуемой частоте доступа. Например у меня за период 20 нС описанные Вами процессы успевают. если бы не успевали, я бы попробовал использовать разные фронты одного тактового сигнала для вывода адреса и для защелкивания данных. отправлено murid0 02 декабря 2003 г. 13:49

Если я пытаюсь проектировать синхронное устройство то получается что всё что находится от тригера до тригера и есть логика. Т.е. Задержка от выходного тригера до SRAM + время выборки SRAM + задержка от SRAM до входного буфера + некий запас = Т. Где Т это минимальный период на котором я могу работать.
Следовательно то что я считал периодом работы время выборки из SRAM не коректно.
Работа 2 клоками. Работа одним клоком но сдвинутым на период или на два это часный случай работы 2 клоками.
Остаётся открытым вопрос как можно правильно задерживать клок?

• "Правильно задерживать" - это четко просчитать времянку до разработки печатной платы и поставить дорожки в цепях синхронизации (+) — Po Hab Nik   (02.12.2003 22:04, 167 байт)
  • Так чувствую без конкретных цифирь будем спорить до упаду. Время выборки 25нс задержки суммарные в кристале 4.4. Делать 4.4ns на дорожках??????????? — MegaVolt   (03.12.2003 13:36, пустое)
    • меньше 1.3 метра всего получается - вполне реально ;-) а если еще учесть емкость с индуктивностью то еще меньше будет — пусто    (03.12.2003 15:05, пустое)
      • Гы-гы-гы :) Проще тогда поставить резачёк и вместе со входной ёмкостью они образуют задержку. А метр провода на плате это круто :):):):) — MegaVolt   (03.12.2003 17:17, пустое)
• инверсия тебе поможет — пусто    (02.12.2003 14:43, пустое)
  • если нужно сделать задержку побольше то сдвиговый регист делает гарантированную задержку - еще больше делаешь на счетчиках — пусто    (02.12.2003 14:59, пустое)