[an error occurred while processing this directive]
|
Пишу на верилоге.
Имею в матрице (ФПГА) регистр, который пишу внешним процом (по параллельной шине на его такте) в произвольный момент времени. Состояние этого регистра - это "параметр" другой схемы (с другим тактом). Так вот вопрос - как гарантировать, что значение этого регистра не будет "читаться" этой схемой в тот момент, когда этот регистр пишется процом, т.е. когда его значение будет меняться? Иначе будет сбой.
E-mail: info@telesys.ru