[an error occurred while processing this directive]
Ответ: Просто лениво, в дальнейшем перейду на квартус
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
axalay
26 ноября 2003 г. 13:53
В ответ на:
Верилог в максплюсе очень слабый, есть предположение, что ограничение то-же, что и в AHDL - в одном файле один модуль и имя файла равно имени модуля. Квартусом его!
отправлено SМ 26 ноября 2003 г. 13:21
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru