Отправлено Hare 25 ноября 2003 г. 11:34

Имею три ПЛИСины, на них параллельно заводится тактовая, плывёт синхронизация, начал проверять, поделил тактовую на 4, на первой (ближайшей к процессору(источник тактовой) плывёт относительно тактовой, на двух других стоит как нарисованная. Думал несогласованность линии тактовой, переконфигурил, чтобы частота шла последовательно, благо есть возможность, и всё равно на первой плывёт, на двух других стоит, кто-нибудь с чем подобным сталкивался? И как разруливал если сталкивался?

• Буфера не умеют частоту изменять. Задерживать - хоть сто порций. — zlyh   (25.11.2003 15:15, пустое)
• kak Vi переконфигурил FPGA. kak Vi proverili несогласованность линии тактовой? Mozhet согласовать nuzhno. — KA   (25.11.2003 12:19, пустое)