Отправлено x_designer 21 ноября 2003 г. 14:04

Вопрос наверно глупый, но есть.

Есть Xsilinx (xc2s50-5tq144). На неё заведён CLK и CLK1. Сигнал CLK заведён на ногу GCLK0. Сигнал CLK1 заведён на обычный I/O (так уж получилось, сейчас это изменить будет затруднительно). Часть логики работает по CLK а часть должна работать по CLK1. Но не работает.

Проект пишется на VHDL. Среда разработки - ISE 6.1

Выдаётся ошибка на этапе имплементации:
MapLib:93 - Illegal LOC on IPAD symbol "CLK1" or BUFGP symbol "CLK1_BUFGP" (output signal=CLK1_BUFGP), IPAD-IBUFG should only be LOCed to GCLKIOB site.

При попытке использоать шаблоны BUFGP, BUFGDLL ошибка получалась та же. Говорят что способ запинать такое есть. Может кто просветит?

• Ответ: Всем спасибо! — x_designer   (21.11.2003 15:45, 117 байт)
• Частоты то какие? — Пятничный хрен   (21.11.2003 15:17, пустое)
  • xren prosnulsja — KA   (21.11.2003 16:36, пустое)
    • Еще бы! Не всегда ж ведь GCLK надобно. — Пятничный хрен   (21.11.2003 17:34, пустое)
• Variantov 2 propisat' IBUF sasomu dlja CKL1 ili zapisat' atribut zapreta IBUFG dlja CLK1 — KA   (21.11.2003 14:58, пустое)
• Скорее всего (+) — andrew_b   (21.11.2003 14:14, 355 байт)
  • А пасть то затыкают! Всем причем! Но только не с гомиками! — Пятничный хрен   (21.11.2003 20:40, пустое)
    • Откуда ты это сказал? — andrew_b   (24.11.2003 08:32, пустое)