[an error occurred while processing this directive]
|
Классическое, и ускоренное (инструкции выполняются за 2 – 4 CLK-такта).
Правда, оптимизированные под Xilinx. Но они могут быть погружены и в АСЕХ.
классический вариант (полностью совместимый с I8051)
8051 - 800 Slices, 95 МГц
8052 - 900 Slices, 95 МГц
ускоренный (команды выполняются за 2 - 4 такта)
8051 - 900 Slices, 75 МГц
8052 - 1000 Slices, 75 МГц
Без особой оптимизации в ISE 4.1.
Оба ядра параметризированы, т.е. можно на верхнем уровне отключать
некоторые узлы.
Конкретный проект (“обрезанный” 8051 + несколько последовательных портов + контроллер SDRAM) погружали в XC2S50 или XC2S30 (сейчас точно не помню.
E-mail: info@telesys.ru