[an error occurred while processing this directive]
|
Насколько я понял из AN-117,120,138 (это доки по Apex, у меня Stratix) для работы по LVPECL трансляторы в принципе не требуются. Нужен только терминатор на 100 Ом.
Дальше оба сигнала(hclk_p и hclk_n) идут на два пина Альтеры.
Я правильно понимаю?
Назначаю assignments:
hclk_p как Pin_K17 (Dedicated Clock, CLK14p)
hclk_n как Pin_J17 (Column I/O, CLK14n)
С самими сигналами в Альтере пока ничего не делаю, просто назначаю пины.
И тут при компиляции Квартус выдает ошибку:
Error: Can't place pins assigned to pin location Pin_J17 (IOC_X41_Y62_N3)
Info: Pin hclk_n is assigned to pin location Pin_J17 (IOC_X41_Y62_N3)
Info: Pin hclk_p(n) is assigned to pin location Pin_J17 (IOC_X41_Y62_N3)
Error: Can't fit design in device
В чем тут может быть дело?
E-mail: info@telesys.ru