[an error occurred while processing this directive]
Xilinx-ову unisim lib. подключил?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
zlyh
04 ноября 2003 г. 09:14
В ответ на:
Не получается в ModelSim просимулировать модуль на Verilog (+)
отправлено Tiro 03 ноября 2003 г. 21:43
Составить ответ
|||
Конференция
|||
Архив
Ответы
Да, еще и synplify.lib тоже потребовалась (это для VHDL)
—
Tiro
(04.11.2003 10:50,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru