Смотреть этот нетлист, выяснять, почему не работает, и править соответствующим образом исходники. («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] Смотреть этот нетлист, выяснять, почему не работает, и править соответствующим образом исходники.

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Отправлено SМ 03 ноября 2003 г. 22:44
В ответ на: Не получается в ModelSim просимулировать модуль на Verilog (+) отправлено Tiro 03 ноября 2003 г. 21:43

Составить ответ ||| Конференция ||| Архив

Ответы

В смысле править нетлист? — Tiro (04.11.2003 00:57, пустое)
- Ну зачем-же. Смотреть в какой части нетлиста лажа, и править соотв. часть исходников. У меня при синтезе Synopsys'ом такое пару раз пришлось делать. — SМ (04.11.2003 09:15, пустое)
  - Может при оптимизации что-то выкинулось? Автомат не сбрасывается, хотя все default аккуратно прописаны (+) — Tiro (04.11.2003 10:58, 8407 байт)
    - Так автоматы и прочее надо сбрасывать RESET'ом, а не дефолтами. — SМ (04.11.2003 12:15, пустое)
    - Исходник перекорежило, несмотря на < code >< /code >, вот ссылка — Tiro (04.11.2003 11:05, пустое, ссылка)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru