[an error occurred while processing this directive]
А как это сделать? Разве стандартные библиотеки уже не подключены по умолчанию?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
Gunner
26 сентября 2003 г. 17:11
В ответ на:
подключи библиотеку OVI_CYCLONE.LIB там есть этот самый - cyclone_ram_block
отправлено Postoroniy_V 26 сентября 2003 г. 16:43
Составить ответ
|||
Конференция
|||
Архив
Ответы
нет не подключены....лезем в меню ->Design->Settings->закладка verilog->Verilog Libraries. вот тут и подцепи то что тебе нужно..а в vhdl это делается (как я понял) library IEEE,PRIMITIVES;(из исходника)
—
Postoroniy_V
(26.09.2003 18:00, 686 байт)
Превеликое Вам спасибо !!!
—
Gunner
(26.09.2003 18:27, 45 байт)
только без обид :-))) есть ещё сайт некоей фирмы www.aldec.com там полно хелпа в пдф и просто в хтмл, если читать то помогает найти на мнгие интересные вопросы...например об одном тестбенче для всех этапов разработки....как в моделсим :-)))
—
Postoroniy_V
(26.09.2003 18:40,
пустое
)
Да какие обиды? В Active-HDL я не работаю, начинающий ... так что сразу всего вычитать не получается. Еще раз спасибо за помощь
—
Gunner
(26.09.2003 18:59,
пустое
)
только без обид :-))) есть ещё сайт некоей фирмы www.aldec.com там полно хелпа в пдф и просто в хтмл, если читать то помогает найти на мнгие интересные вопросы...например об одном тестбенче для всех этапов разработки....как в моделсим :-)))
—
Postoroniy_V
(26.09.2003 18:40,
пустое
)
только без обид ж-))) есть ещё сайт некоей фирмы www.aldec.com
—
Postoroniy_V
(26.09.2003 18:37,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru