[an error occurred while processing this directive]
|
Т.е. на сколько я понял, совмещенная структура LUT (CPLD) и GateArray (FPGA)... Никогда не слышал, и не уверен, что надо. FSM прекрасно реализуются и на FPGA, скорости на хороших кристаллах достаточно велики (из собственного опыта есть несколько проектов на Стратихе с довольно сложными FSM, бегущими на 200МГц), ограничения по ресурсам сегодня являются чисто теоретическими, а использование CPLD всегда есть поиски приключений на собственную задницу. В частности пришлось полность переделывать несколько плат из-за того, что в CPLD невозможно было развести пины на заданные места даже при небольшой утилизации (и это еще не самое страшное), а, что еще хуже, несколько проектов просто не разводились даже при всех свободных пинах и заполнении около 70%. Пришлось ставить несколько кристаллов и, соответственно, опять же переделывать платы. Кроме того во всех этих случаях невозможна параллельная разработка кристалла и платы, оптимизация по пинам...
E-mail: info@telesys.ru