[an error occurred while processing this directive]
Имеется ли в Xilinx возможность указать какую именно из VLONG линий использовать при разводке, а то он их переодически меняет и плывет skew? Может кто знает?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)