Отправлено _aquarius_ 18 августа 2003 г. 11:14

Знатоки VHDL подскажите решение. Надо осуществить генерацию блока кода по значению бита Generic параметра ( тип integer ). MaxPlusII не хочет понимать такую строку на VHDL:
q1: if (BAR0_PARAM mod 2) = 1 generate
...
end generate q1;

Порбовал преобразовывать параметр в константу

constant BAR_TYPE = conv_std_logic_vector(BAR_PARAM,4);
q1: if BAR_TYPE(0) = '1' generate
...
end generate q1;

MaxPlus не понимает и такой вариант, хотя Astive HDL переваривает оба.
Как правильно написать такой фрагмент?

Спасибо за ответы.

• А не пробовали использовать MAX+PLUS II Advanced Synthesis ? — Valeri   (18.08.2003 13:49, 125 байт, ссылка)
  • Ответ: Спасибо , скачиваю. — _aquarius_   (19.08.2003 17:43, пустое)