[an error occurred while processing this directive]
|
Один из главных недостатков синтезатора в MAX+ это то, что он не умеет вставлять CARRY и CASCADE конструкции самостоятельно, т.е. требует, чтобы они были явно указаны в HDL. Про рисование схемами и вообще говорить не приходится - там CARRY и CASCADE вообще не получаются естественным путем. Достаточно уважаемый синтезатор (по крайней мере мне его ничем другим переплюнуть пока не удалось) - это Sinplify. Если даже вы пишете на AHDL (лучше на VHDL или Verilog), все равно можно преобразовать этот проект в VHDL и потом подать его на вход Sinlify. Для встраивания результатов синтеза в более крупный AHDL проект можно воспользоваться способностью Sinplify выдавать результат синтеза в AHDL формате, а потом использовать это как внешнюю функцию.
E-mail: info@telesys.ru