[an error occurred while processing this directive]
Любителям стандартов VHDL и Verilog посвящается(+)
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
[an error occurred while processing this directive]

Отправлено Romario 24 апреля 2001 г. 14:07

Сам я в этой области пока не работаю, но вот проходил мими
(%20 в ссылке означает пробел):

SIZE: 11 833 413 bytes
IEEE Std 1076-1993
IEEE Standart VHDL Language
Reference manual
;-----------------------------------------------
ftp://198.102.112.75/incoming/%20/%20%20%20%20%20.temp/upload/std_1076/std_1076.pdf
кажется сканер поэтому такой большой размер

SIZE: 1 760 256 bytes
IEEE Std 1364-1995
IEEE Standart Hardware Description
Language Based on the Verilog
Hardware Description Language
;-----------------------------------------------
ftp://198.102.112.75/incoming/%20/%20%20%20%20%20.temp/upload/std_1364/verilog_std.pdf

SIZE: 945 292 bytes
IEEE Std 1076.1-1999
IEEE Standard VHDL Analog and Mixed-Signal Extensions
;-----------------------------------------------
ftp://198.102.112.75/incoming/%20/%20%20%20%20%20.temp/upload/VHDL-AMS.pdf

Качайте и наслаждайтесь!:)

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru