[an error occurred while processing this directive]
|
Теперь и МАХ+ есть гэшный VHDL и Verilog синтезатор, который используется в Quartus'e.
Для примера: мой проект, синтезированный в Synplify, занимает 370 LCELL's. Он же, но через "MAX+PLUS II Advanced Synthesis Software Version 1.1 " - уже 493 LCELL's !
Почувствуйте разницу.
E-mail: info@telesys.ru