[an error occurred while processing this directive]
|
Ну чтож. Давайте прямым текстом. Если один и тот же проект на CPLD и FPGA выдает разные результаты, если при функциональном моделировании одни результаты, при временном другие, разве это не говорит о том, что с проектом нужно что делать?
E-mail: info@telesys.ru