[an error occurred while processing this directive]
|
Только при этом входной клок должен иметь скважность тоже 2. Так как фронт выходного сигнала формируется по фронту клока, а спад выходного - по спаду клока.
subdesign test
(
clk:input;
out:output;
)
variable
div_cnt[3..0]:dff;
out_ff, guard_ff:dff;
begin
out = out_ff;div_cnt[].clk=clk;
out_ff.clk=clk;
guard_ff.clk=clk;if (div_cnt[]==8) then
div_cnt[] = 0;
out_ff = vcc;
else
div_cnt[] = div_cnt[]+1;
out_ff = out_ff;
end if;guard_ff = (div_cnt[]==3);
out_ff.clrn = not (LCELL(LCELL(guard_ff)) and not clk);
end;
E-mail: info@telesys.ru