Отправлено SM 09 июня 2003 г. 13:01 В ответ на: Вот именно - или привязать к виртуальному, или привесить на выходе триггер, который потом ручками убить в нетлисте :) отправлено SM 09 июня 2003 г. 09:50

Сам модуль, который компилился, есть умножитель 16х16 (чтоб было чего оптимизировать :)). Пару его выходов завел на входы R и S технологической ячейки - RS триггера.
задал set_max_delay 25 -to {rs_reg/RN rs_reg/SN}. Съел, не поперхнувшись. После компиляции и дооолгой оптимизации выдал slack=0. Так что никаких клоков, даже виртуальных, вовсе не надо. Констрейнятся даже полностью асинхронные проекты (вообще без клоков).

Так что теперь даже уверен - что можно задать констрейн до асинхронного входа триггера на любой платформе, будь то асик, будь то xilinx. Главное тут - объявить триггер как технологическую ячейку, которая обладает портами, пути до которых можно констрейнить. При объявлении через reg и always - облом, асинхронный путь не прописывается (точнее я не знаю, как описать конечную точку пути, да и синтезатор умудряется RS-триггер в latch переделать).

• немного всторону, но интересно Xilinx-овские тулзы умеют дополнительное время забрать при замене FF на LATCH? — yes   (10.06.2003 09:03, 133 байт)
  • А какая разница? (+) — SM    (10.06.2003 09:24, 129 байт)
    • DC этого как раз и не умел, это была фича амбита. — yes   (10.06.2003 13:37, пустое)
      • А я и не знаю, умеет ли. То сообщение читать как "если умеет..." :-) Хотя в свежих DC может и есть... только вот где взять их? — SM   (10.06.2003 13:55, пустое)