Отправлено HardJoker 08 июня 2003 г. 00:06

Hi, All. Беда такая: есть небольшой проект на XC9500HQ216. Заполнение меньше половины. До определенного объема с точки зрения числа используемых триггеров все работает, а потом добавляю несколько элементов и нарушается весь алгоритм. И вообще схема ведет себя странно. Если откатить назад до работоспособного уровня и все изменения вводить постепенно, то опять все хорошо. Но при увеличении проекта опять возникают непрогнозируемые сбои. Внутри все насквозь тактировано. Синхронизм полный. Проект делается в WebPack 4.2. Слышал, что есть атрибут цепи, который указывает разводчику определенный режим. Причем похожие проблемы были устранены именно им. Если так, где почитать, поскольку документация на CD не ахти. Или может что проглядел? ПОДСКАЖИТЕ!

• Ответ: — vitus_strom   (17.06.2003 10:31, 142 байт)
• Что в constraints указываете? — Eugenius   (09.06.2003 17:21, пустое)
• В версии Xilinx Foundation/Aliance 3.3 описание атрибутов было в файле Library Guide. Где сейча не знаю. Поищите на сайте Xilinx. — Pashka   (09.06.2003 10:38, пустое)