Отправлено Gunner 06 июня 2003 г. 14:48 В ответ на: Ответ: По возможности оптимизируйте проект, ставьте больше регистров в цепях сигналов. отправлено murid0 06 июня 2003 г. 14:03

Зачем же компилятору тянуть все сигналы?
Он возьмет результат логической функции от этих сигналов и потянет результирующий сигнал куда надо, точно также как и после регистра.
На выходе LE у Cyclone стоят "мультиплексоры", которые и формируют выходной сигнал LE - либо от логики, либо от регистра. Не вижу разницы ...

• Ответ: если использовать результат логической операции как входную переменную для следующего блока и так далее то задержки становятся не предсказуемыми, а мне больше нравится определенность — murid0   (07.06.2003 17:19, пустое)
  • Полностью согласен насчет задержек и снижении частоты работы схемы, но вопрос был по оптимизации трассировочных ресурсов и лучшей разводимости проекта — Gunner   (09.06.2003 16:43, пустое)
• Почитайте это. Optimizing FPGA Performance Using the Quartus II Software (May 2003, ver. 1.0 Application Note 297) — Victor®   (06.06.2003 15:09, пустое)
  • дякую ... пошел читать :) — Gunner   (06.06.2003 15:40, пустое)