Разработано устройство на двух ПЛИС с некоторой обвязкой. Для каждой из ПЛИС произведена временная симуляция. А можно ли написать тест-бенч и провести временную симуляцию для всей схемы в Aldec или ModelSim, используя временные модели ПЛИС (time_sim.vhd и time_sim.sdf) и как? («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] Разработано устройство на двух ПЛИС с некоторой обвязкой. Для каждой из ПЛИС произведена временная симуляция. А можно ли написать тест-бенч и провести временную симуляцию для всей схемы в Aldec или ModelSim, используя временные модели ПЛИС (time_sim.vhd и time_sim.sdf) и как?

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Отправлено Slavko 26 мая 2003 г. 16:19

Составить ответ ||| Конференция ||| Архив

Ответы

Да можно (+) — -=Sergei=- (26.05.2003 20:40, 250 байт)
если вы с одним заделали. С двумя точно также. Один чип как элемент другой как элемент. Один тестбенч где описаны оба. В ModelSim Компелиш библиотеку. Для одного и для Другова. И симулируй. В Aldec точно также. — KA (26.05.2003 16:48, пустое)
- Для функциональной симуляции - да. Но... — Slavko (26.05.2003 17:23, 250 байт)
  - Ответ: В Modelsim указываешь в параметрах vsim [instance=filename.sdf] для каждого instance свой — Eugenius (26.05.2003 17:51, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru

Ответы

Отправка ответа