[an error occurred while processing this directive]
|
Треба еще 8 шарейбл-экспандеров кроме тех двух ячеек. Вот исходник, и как это макс скомпилил. IMHO оптимальнее в данной архитектуре чипа невозможно. Подсказать надо было синтезатору только лишь "как поделить входы", что было сделано вставкой пары LCELL'ов.
Но! Тратить столько shareable expander's за раз не всегда приемлемо - бывает лучше еще ячейку заюзать.
subdesign tst2 (
in[7..0]:input;
out:output;
)
begin
out = LCELL( in0 xor in1 xor in2 xor in3 xor
LCELL ( in4 xor in5 xor in6 xor in7));
end;
-- Node name is 'out' = ':45' from file "tst2.tdf" line 9, column 9
-- Equation name is 'out', type is output
out = LCELL( _EQ001 $ !_LC018);
_EQ001 = _X001 & _X002 & _X003 & _X004 & _X005 & _X006 & _X007 &
_X008;
_X001 = EXP( in0 & in1 & !in2 & in3);
_X002 = EXP( in0 & in1 & in2 & !in3);
_X003 = EXP( in0 & !in1 & in2 & in3);
_X004 = EXP(!in0 & in1 & in2 & in3);
_X005 = EXP( in0 & !in1 & !in2 & !in3);
_X006 = EXP(!in0 & in1 & !in2 & !in3);
_X007 = EXP(!in0 & !in1 & in2 & !in3);
_X008 = EXP(!in0 & !in1 & !in2 & in3);
-- Node name is ':46' from file "tst2.tdf" line 10, column 16
-- Equation name is '_LC018', type is buried
_LC018 = LCELL( _EQ002 $ in7);
_EQ002 = in4 & in5 & in6
# in4 & !in5 & !in6
# !in4 & in5 & !in6
# !in4 & !in5 & in6;
E-mail: info@telesys.ru