[an error occurred while processing this directive]
Clk заводишь на вход GCLK, а внутри через BUFG на тактовые входы. Если используеш порты только как LVTTL на банки можеш не обращать внимания. А еще лучше почитай внимательно спецификацию.
(«Телесистемы»: «Конференция «Программируемые логические схемы и их применение»»)
info@telesys.ru