Отправлено yes 06 мая 2003 г. 16:37 В ответ на: По спецификации - между включением питания и первыми конфигурационными циклами пройдёт не менее 2^25 тактов цлк, то есть 1с для 33МГц шины.. На практике есть несколько больше времени, но это уже зависит от мамки и бивиса.. Но вопрос yes, как я понял, был не об этом (+) отправлено Dr.Alex 06 мая 2003 г. 12:54

но если уж стремится совсем к минимализму
в тупой цплд достаточно дергать один бит данных в цикле чтения конфигурации (чтобы f.e. из любого регистра FFFE читалось)
а для прошивки конфигурации использовать уникальный для слота сигнал (IDSEL / DEVSEL - не помню) и какую-нибудь линию данных (или команды)
нужно только, что-бы служебные входы переключились потом в GPIO
а цплд-шку выключить ОЕ

• Ответ: Адресного пространства PCI хватит для многих ВУ — murid0   (06.05.2003 17:56, 341 байт)

E-mail: info@telesys.ru