|
|
|
|
Есть желание разобраться с симуляцией (Active-HDL, ModelSim и т.п.)
В частности интересует, что такое "testbench", как его создавать и использовать. Желательно ссылки в инете.
Сам Verilog немного знаю, но лишь как средство написания кода для последующего синтеза в ПЛИС.
С уважением, Михаил.
E-mail: 
info@telesys.ru
