Отправлено A_K_B 02 мая 2003 г. 19:42 В ответ на: Подскажите пожалуйста какую идею отправлено vitus_strom 01 мая 2003 г. 14:18

Если речь идет о функциональной симуляции (1), то под Aldec почти всегда приходится ставить задержку на такт, хотя по логике совершенно не уместна И НЕ ПРАВИЛЬНА. Для остальных случаев получается такой бред -не стоит тратить время. Советую довериться своей голове и осциллографу,а не тупому софту, написанному сотней программеров.
Всегда пренебрегал XST, но сейчас похоже XST выбивается в лидеры. Пока не было времени сопоставить. Но не смешанные ..., под ISE 5.2 и XST - просто влет. И Aldec 6.1 и Syn 7.2.3 пока опаздывают. Для тех кто просто на HDL привык без схематики, ISE - незаменимый помощник для любителей халявы. Дерево делает без проблем (ведущих пробелов не любит) и не особо смотрит на различия синтаксиса. Как ни вертись для XST 5. Для Syn 7.2.3 - обосрался 1. Целый день отлавливал ведущие пробелы....

• Как только XST мою задачу будет правильно синтезировать. Буду его использовать. А так только для CPLD и мелких чипов при небольшой частоте. — KA   (02.05.2003 20:22, пустое)

E-mail: info@telesys.ru