Отправлено sla 21 апреля 2003 г. 19:33

Имеется исходник xxx.vhd в формате XST VHDL и xxx.ngc. Использую Xilinx Foundation 4.2i. Работаю в Shematic Editor. Создаю Macro Symbol xxx и копирую xxx.ngc в рабочую директорию. Временная симуляция работает, функциональная нет.
При попытке синтезировать xxx.edn с помощью FPGA Express 3.6.1 или Synplify 7.2 вылезают ошибки:
FPGA Express- LUT3 is not declared. (VSS-575) (FPGA-hci-hdlc-unknown) и т.д.
Synplify- @E:"E:\synplicity\Synplify_72\lib\xilinx\unisim.vhd":42:10:42:13|Formal, "init", and actual agree on type but not on size.
ISE 4.2 синтезирует нормально, но выдаёт тот же xxx.ngc, а как получить xxx.edn я не вижу.

Вопрос: как заставить работать функциональную симуляцию в Xilinx Foundation 4.2i ? (или как получить xxx.edn ?)

• Работать с Synplify и схемным редактором несколько геморройное дело. По идеологии ISE он симуляцию делает нормально только с ModelSim. И для этого нужно тестбенч прописать в верхнем уровне, хотя он за этим сам следит. И тогда появиться как временная, так и функциональная возможность симуляции. К примеру, счётчик без сброса увидеть можно только в функциональной модели. Если я правильно понял вопрос. — KA   (21.04.2003 23:54, пустое)

E-mail: info@telesys.ru