Ответ: Устал, он наверное. Думаешь легко RTL с перспективой изготовления на TSMC на AHDL зафигачивать, потом в verilog транслировать, а потом синтезировать все эту кашу. Немудрено ему бедняге занервничать. («Телесистемы»: «Конференция «Программируемые логические схемы и их применение»»)

[an error occurred while processing this directive]

Ответ: Устал, он наверное. Думаешь легко RTL с перспективой изготовления на TSMC на AHDL зафигачивать, потом в verilog транслировать, а потом синтезировать все эту кашу. Немудрено ему бедняге занервничать.

(«Телесистемы»: «Конференция «Программируемые логические схемы и их применение»»)

Отправлено ICdiver 18 апреля 2003 г. 12:31
В ответ на: понятно - а что так нервничаешь с утра?;-( отправлено net 18 апреля 2003 г. 12:02

Составить ответ ||| Конференция ||| Архив

Ответы

Неее.. От этого я не устаю. трансляция в верилог и синтез одним batch-файлом делается. Куда больше бы устал, если бы сразу на верилоге писал :)))))) — SM (18.04.2003 13:02, пустое)
- Ответ: Офигеть! а я вот то 300 kG то 50kG, a вот недавно 500 проект менеджерил и все mixed да mixed. Пора на все забить и перейти на AHDL вот Весь мир и Алтера (вырезано цензурой) от Российских (вырезано цензурой) ASIC Flow (вырезано цензурой) :) — ICdiver (18.04.2003 13:55, пустое)
  - Кому что удобнее и привычнее. Смысл-то всех языков одинаков - провода соединять. Я же не говорю, что не использую каких-либо частей на других языках. на ахдл только лишь ядро CPU написано и часть периферии. — SM (18.04.2003 13:59, пустое)
    - Ответ: Да, типа БМП и велосипед тоже имеют одинаковый смысл, - средство передвижения. — ICdiver (18.04.2003 18:11, пустое)
      - Короче - для достижения той же цели в ahdl надо меньше клацать по кнопкам, чем в остальных. :)))) — SM (18.04.2003 21:13, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание

E-mail: info@telesys.ru

Ответы

Отправка ответа