Отправлено Альтеровец 04 апреля 2001 г. 12:02 В ответ на: Можно (+) отправлено Stewart Little 04 апреля 2001 г. 11:29

Она в том, что в таком списке узлов без полбанки иной раз не разберешься, особенно когда узлов очень много. Вот у меня в EP1K50 проект занимает 80%. Так что прокручивать список задолбишься, да еще и если проект имеет иерархию, то имена узлов (а они только полные) часто не видны полностью (только начала имен).
Еще минус в том, что Макс после оптимизации может часть узлов "скушать", и их в листе не найдешь.
Так что есть способ, который помогает - в нужных местах использовать LCELL, а связи с LCELL обозвать по-своему. Тогда в списке увидишь прямо свой обозванный узел, который уже не пропадет никуда и найти легко. Такой способ я где-то вычитал в хелпе.

• А если CPLD (т.е. MAX7000 или MAX3000) ? LCELL предназначен только для FPGA (FLEX, APEX, ACEX). — Stewart Little   (04.04.2001 13:11, пустое)
  • Ответ: Не согласен! LCELL можно применять во всех ПЛИС Altera — Victor   (04.04.2001 14:04, пустое)
    • Извиняюсь. Был неправ. Вспылил. — Stewart Little   (04.04.2001 14:50, пустое)
      • Ответ: Всем спасибо! — Valery   (05.04.2001 10:24, пустое)