А зачем это как-то описывать хитро? Цепляй на свою шину в тест-бенче модель ОЗУ, ПЗУ и требуемых регистров ввода-вывода. Затем в ПЗУ при помощи $readmemh грузи тест-программу. И вперед, по кочкам. Я так сейчас вовсю RTL для ASIC'а тестю. («Телесистемы»: «Конференция «Программируемые логические схемы и их применение»»)

[an error occurred while processing this directive]

А зачем это как-то описывать хитро? Цепляй на свою шину в тест-бенче модель ОЗУ, ПЗУ и требуемых регистров ввода-вывода. Затем в ПЗУ при помощи $readmemh грузи тест-программу. И вперед, по кочкам. Я так сейчас вовсю RTL для ASIC'а тестю.

(«Телесистемы»: «Конференция «Программируемые логические схемы и их применение»»)

Отправлено SM 14 апреля 2003 г. 14:26
В ответ на: Вопрос знатокам Верилога ... отправлено Пытливый 14 апреля 2003 г. 13:50

Составить ответ ||| Конференция ||| Архив

Ответы

Очевидно, я невнятно объяснил, или чего-то недопонял ... — Пытливый (14.04.2003 14:37, 568 байт)
- Это я недопонял - я думал внутри плис ядро АВР реализовано. — SM (14.04.2003 18:27, пустое)
- Вот как я делал... — Pashka (14.04.2003 18:00, 5428 байт)
  - Спасибо! Это именно то, что меня интересовало! — Пытливый (15.04.2003 17:58, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание

E-mail: info@telesys.ru

Ответы

Отправка ответа