|
|
|
|
причем один порт только для записи а другой - только для чтения (в целях конверсии разрядности). функционирует. но при детальном рассмотрении (fpga editor) вижу, что par все 16 входов данных порта чтения заземлил. большое количество использованных по такой схеме ramb4 приводит к большому количеству gnd/power nets в проекте, разводка которых зрительно вызывает затруднения.
вопрос:
возможно ли оставить упомянутые входы висящими в воздухе и как это сделать (не используя core generator)?
сейчас в выражении "port map" эти входы не упоминаются вовсе.
E-mail: 
info@telesys.ru
