Отправлено yes 03 апреля 2003 г. 12:19 В ответ на: А мной получины либы именно для моделирования. А не для синтеза. А приткнуть их не могу. В вериложных-же моделях времянка лажовая - они только для поведенческой симуляции годятся. Экспортировать их никуда и не надо - надо такой симулятор, который их живьем ест. отправлено SM 02 апреля 2003 г. 16:24

для симуляции обычно поставляется верилог "библиотека"- *.v (ну нету у меня гармошки - VHDL :-) ), содержащая модель ячеек (ну или библиотечных элементов : памятей ядер и т.п.), которая предназначена только для поведенческого моделирования (включая моделирование проанотированных нетлистов).

эта библиотека содержит хитрые секции (specify) с проверками времени $hold $setup ... и задержками. задержки как правило могут считываться (условная компиляция) из специальных файлов данных (для моделирования разных температурных и пр. условий)

генерация этого *.v из технологической библиотеки - задача трудная (один мой знакомый для синопсиса тулья для этого пишет и под пиво любит говорить о "лесе") - вследствие этого тулья эти синопсис держит внутри себя и на сторону не дает

то есть если мы говорим об одном и том-же, то требуйте с вашего мануфактурера ПОВЕДЕНЧЕСКИЕ библиотеки

• Ответ: (+) — SM   (03.04.2003 13:12, 790 байт)
  • должны быть еще файлы (не верилог!), в которых записаны реальные задержки — yes   (04.04.2003 10:24, 434 байт)