Отправлено Victor® 01 апреля 2003 г. 14:30 В ответ на: Если есть спецы -- вот с какой проблемой столкнулся : Использую Cyclone EP1C6 для реализации DDR контроллера (32bit). Проблема в том что необходимо выставить все четыре банка как SSTL (2.5V) НО к нему(Cyclone) подключаются не только DDR а также ещё 2 микросхемы с уровнями LVCMOS (3.3V) и LVTTL (5V) . Соответственно свободных выводов полно но все они SSTL. Как решить такую задачу. Может кто сталкивался или знает решение. отправлено maximm 01 апреля 2003 г. 14:02

• Где назначать я и сам знаю . Но только будет ли это всё работать. Для 5V надо выставить VCCIO 3.3V и использовать внешние резисторы по входу а у меня каждый банк 2.5 SSTL. И непонятно совместимы ли 2.5V SSTL c 3.3V LVCMOS. В даташитах про это достаточно прозрачно написано. Подскажите чего я не допонял. — maximm   (01.04.2003 15:34, пустое)
  • да может и я чего не понял. Решение в лоб - поставить трансляторы SSTL - LVTTL (LVCMOS). По-моему TI или IDT их производит — Victor®   (01.04.2003 16:45, пустое)
    • Это чересчур в лоб суммарное количество линий которое нужно транслировать = 251 . Вся плата будет залеплена трансляторами. Надо чёто попроще и побанальней. — maximm   (01.04.2003 18:21, пустое)
      • Ха, это где же у EP1C6 вы 251 I/O нашли? А если используете несколько кристаллов, попробуйте пересмотреть дизайн так, чтоб не забивать все банки SSTL-ем. — Щедрый   (06.04.2003 18:31, пустое)