Отправлено yes 01 апреля 2003 г. 09:57 В ответ на: Cadence BuildGates кто-то пробовал? Что за пакет? Где взять? отправлено Victor® 01 апреля 2003 г. 09:38

по крайней мере "умнее" FPGA-шных тулзов (хотя те кто пересел из-под design compiler-a плевались), VHDL+Verilog - без проблем, GUI немного глючновата (на Tcl/Tk писана), но процедура синтеза у нас была такая - пишешь скрипт и пускаешь его в командном режиме.

• Спасибо! Есть ли смысл его использовать для FPGA design? Можно ли сравнить по качеству синтеза с Synplify Pro, Leonardo? — Victor®   (01.04.2003 10:25, пустое)
  • мне кажется RTL он синтезирует лучше и отслеживает timing, но как это будет ложится на FPGA - не знаю — yes   (01.04.2003 11:01, пустое)
    • но сравнить объективно у меня нет возможности — yes   (01.04.2003 11:13, 201 байт)
      • Спасибо и на этом! — Victor®   (01.04.2003 11:35, пустое)