Отправлено yes 28 марта 2003 г. 13:52 В ответ на: а какие-либо редакторы для ввода HDL есть? отправлено yes 28 марта 2003 г. 09:36

просто я доволен, что Xemacs прилично в винде работает - похвастаюсь как Ж;)

вот чего я пишу

module AntiJam(/*AUTOARG*/);
   output [8:0]  AJOUT;
   output [15:0] VECT, FREQ;
   input [24:0] AJData;
   input       MCLK, WR;
   input       SCLK, RST;
   input       INSEL, OFF;
   input [8:0] IN1, IN2;
   /*AUTOWIRE*/
   AJCtl actl(/*AUTOINST*/);
 /*
 FrDiscr AUTO_TEMPLATE (
 .SCLK	(clk),
 .I 	(VECT[7]),
 .Q 	(VECT[15]),
 );
*/
   FrDiscr fd(/*AUTOINST*/);
/*
 BiNCO AUTO_TEMPLATE (
 // Inputs
 .SCLK	(clk),
 );
 */
   BiNCO bnco(/*AUTOINST*/);
/*
 Filter AUTO_TEMPLATE (
 .VECT (VECT[7:0]),
 .FOut	(a[8:0]),
 // Inputs
 .SCLK	(clk),
 .RefIn	(c2[1:0]),
 .RefOut	(c8[6:0]),
 );
 */
   Filter fcos(/*AUTOINST*/);
/*
 Filter AUTO_TEMPLATE (
 .VECT 	(VECT[15:8]),
 .FOut 	(b[8:0]),
 // Inputs
 .SCLK	(clk),
 .RefIn	(s2[1:0]),
 .RefOut	(s8[6:0]),
 );
 */
   Filter fsin(/*AUTOINST*/);
/*
 JAdder AUTO_TEMPLATE (
 .SCLK	(clk),
 );
 */
   JAdder jadd(/*AUTOINST*/);
endmodule // AntiJam
// Local Variables:
// verilog-library-directories:("FrDiscr" "JAdder" "BiNCO" "Filter" "AJCtl")
// verilog-auto-lcase-auto-wires:t
// End:

verilog-library-directories - указываю где искать субмодули
нажимаю кнопочку и получаю

module AntiJam(/*AUTOARG*/
   // Outputs
   AJOUT, VECT, FREQ, 
   // Inputs
   AJData, MCLK, WR, SCLK, RST, INSEL, OFF, IN1, IN2
   );
   output [8:0]  AJOUT;
[--skip--]
   /*AUTOWIRE*/
   // Beginning of automatic wires (for undeclared instantiated-module outputs)
   wire [5:0]		BN;			// From bnco of BiNCO.v
   wire [1:0]		C2;			// From bnco of BiNCO.v
   wire [6:0]		C8;			// From bnco of BiNCO.v
   wire			Clk;			// From actl of AJCtl.v
   wire			FLLAdd;			// From fd of FrDiscr.v
   wire [5:0]		FLLdF;			// From fd of FrDiscr.v
   wire [1:0]		S2;			// From bnco of BiNCO.v
   wire [6:0]		S8;			// From bnco of BiNCO.v
   wire [8:0]		SigIn;			// From actl of AJCtl.v
   wire			Zero;			// From actl of AJCtl.v
   wire [8:0]		a;			// From fcos of Filter.v
   wire [8:0]		b;			// From fsin of Filter.v
   // End of automatics

[--skip--]
  FrDiscr fd(/*AUTOINST*/
	      // Outputs
	      .FLLdF			(FLLdF[5:0]),
	      .FLLAdd			(FLLAdd),
	      // Inputs
	      .I			(VECT[7]),		 // Templated
	      .Q			(VECT[15]),		 // Templated
	      .RST			(RST),
	      .SCLK			(clk));			 // Templated
/*
 BiNCO AUTO_TEMPLATE (
 // Inputs
 .SCLK	(clk),
 );
 */
   BiNCO bnco(/*AUTOINST*/
	      // Outputs
	      .BN			(BN[5:0]),
	      .C2			(C2[1:0]),
	      .C8			(C8[6:0]),
	      .S2			(S2[1:0]),
	      .S8			(S8[6:0]),
	      .FREQ			(FREQ[15:0]),
	      // Inputs
	      .AJData			(AJData[24:0]),
	      .MCLK			(MCLK),
	      .WR			(WR),
	      .FLLdF			(FLLdF[5:0]),
	      .FLLAdd			(FLLAdd),
	      .RST			(RST),
	      .SCLK			(clk));			 // Templated
/*
 Filter AUTO_TEMPLATE (
 .VECT (VECT[7:0]),
 .FOut	(a[8:0]),
 // Inputs
 .SCLK	(clk),
 .RefIn	(c2[1:0]),
 .RefOut	(c8[6:0]),
 );
 */
   Filter fcos(/*AUTOINST*/
	       // Outputs
	       .VECT			(VECT[7:0]),		 // Templated
	       .FOut			(a[8:0]),		 // Templated
	       // Inputs
	       .SigIn			(SigIn[8:0]),
	       .BN			(BN[5:0]),
	       .RST			(RST),
	       .RefIn			(c2[1:0]),		 // Templated
	       .RefOut			(c8[6:0]),		 // Templated
	       .SCLK			(clk));			 // Templated

[--skip--]

по-моему очень удобно