[an error occurred while processing this directive]
Что лучше - рисовать схему или описать ее при помощи VHDL? Т.е. что лучше скомпилируется (относительно схемы средней сложности)?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
Alex GL
27 марта 2003 г. 15:31
Составить ответ
|||
Конференция
|||
Архив
Ответы
Зависит от таланта :)
—
Elresearch
(28.03.2003 12:34,
пустое
)
ну вообще-то структурную схему верхнего уровня лучше нарисовать, а модули лучше языком описАть.
—
yes
(28.03.2003 09:33, 238 байт)
Наилучшим образом подходит то, что лучше всего отражает представление проблемы разработчиком. Решайте сами, что Вам удобнее.
—
ФИ
(27.03.2003 20:19,
пустое
)
Да, HDL упрощает проектрование настолько, что делает его доступным обычным людям, а не только гениям
—
Виноградов Алексей
(27.03.2003 18:38,
пустое
)
Схемный ввод - это уж совсем... Конечно лучше HDL и при этом пользоваться профессиональными средствами типа Mentor или Cadence
—
ASICdesign.ru
(27.03.2003 16:46, 109 байт,
ссылка
)
Описанные на HDL схемы ГОРАЗДО легче отлаживать. Закомментировать один кусок схемы и раскомментировать другой гораздо быстрее, чем проделать то же самое со схемой. Я, правда, предпочитаю Верилог.
—
Пытливый
(27.03.2003 16:28,
пустое
)
Описался. Я имел ввиду, что редактировать текст быстрее, чем схему.
—
Пытливый
(27.03.2003 16:30,
пустое
)
Ответ: За исключением редких случаев, на VHDL существенно лучше
—
V61
(27.03.2003 16:21,
пустое
)
Ни какой разницы нет.
—
KA
(27.03.2003 15:46,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru