[an error occurred while processing this directive]
|
Дело конечно же не в pipeline. Ну нет такого параметра в мегафункциях, которые Вы представили. Можно установить регистр на адресные входы, можно установить регистр на выходы, а это значит , что и сигнал WE будет записываться передним фронтом клока, а Вы нарисовали его по переднему фронту.Вы проигнорировали минимально допустимые значения времен предустановки и удержания сигналов для информационных входов триггеров, защелок,асинхронной памяти и хотите получить результат. И в реальной работе его не будет.В первом случае, когда Вы не подключили клок к мегафункции, симулятор проигнорировал их, выдал асинхронную работу памяти на завышенной частоте. Настоятельно рекомендую начинать с функционального моделирования, потом временного. Если Вы получите разные результаты, значит одно из двух, или ошибки в проекте (нестробированная логика, нарушения времен предустановок) или кристалл не работает на этой частоте.
E-mail: info@telesys.ru